相位裕度（phase margin，PM），亦称相位余裕，在电路设计中是非常重要的一个指标，主要用来衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃响应的过冲。一个性能良好的控制系统，其相位裕度应具有45°左右的数值。